专项参考答案（25–48）

这些是计算和设计判断的参考，不是新模块已验证结果。实际器件参数、工艺数据和工具执行证据仍需独立提供。

25：接口契约

code_applied 表示数字配置在某个边沿生效；analog_ready 表示模拟条件有效；sample_valid 表示该次测量可以使用，三者不互相推导。每个输入说明域/保持/CDC，每个输出说明极性、默认值和物理控制对象。目标单位与测量单位必须一致。

例如 ADC LSB 与 trim code 是不同单位，gain 应注明 ADC LSB/trim code。0x800 在 signed12 补码是 −2048，在 offset binary 是中点，不能只看位宽认为相同。

26：上电顺序

只有完整 MIN 时间和同步/合格 ready 同时满足才能推进。ready 提前到达，仍等 MIN；ready 晚到，等 ready；ready 不来，MAX 超时；抖动按连续四周期确认重新计数。

在 n0 开启 bias，100 周期后为 n0+100、2 μs；ref 独立从 ref_en 的开启边沿计 250 周期、5 μs。不能从整个启动起点直接计一次 7 μs 而不检查两阶段真实 ready。

27：故障

故障与有效样本同周期，教学优先级丢弃该样本并停止新请求。soft reset 是否保留配置按规格，冷复位清所有默认状态；brownout 不继续假设原 analog_ready 有效。

同步数字逻辑需要工作时钟，无法保证 clk 已停时仍自动关断。若这是安全要求，应有独立可用的监督域/模拟互锁，且核对真实输出极性与关断顺序。

28：超时

10 μs/20 ns=500 周期，表示 0…500 的计数需要 9 位。MAX−1 到达并满足其余条件可接受，MAX 到达按超时处理；进入下一次启动必须清旧计数/阶段状态。

首版没有无界重试，故障锁存后等待条件解除和显式 rearm。W1C 与新事件并发仍保留新事件。

29：ADC 测量

400 ns acquisition 对应 20 个完整周期，4 μs 响应截止对应 200 周期。必须先完成稳定/acquisition 再请求转换，结果按 id/version 和 valid 协议捕获。

旧 id 或版本不匹配时不计样本；重复 valid 在同一次保持期间不重复消费；abort 清 epoch 前不复用编号。异步 EOC 需要受约束的脉冲或可靠保持握手，多位数据也要完整捕获。

30：settling

ceil(750/20)=38，名义时间 760 ns。51 MHz 时周期约 19.6078 ns，38 周期约 745.1 ns，39 周期约 764.7 ns，后者才满足同一 750 ns 最小预算。

计时从实际 code 更新开始，不从软件写入开始。pending 快照已锁存时再次改 shadow 不应影响当前码/版本；若当前码真的改变，旧 settling 和平均块不能继续使用。

31：静默

quiet 约束明确列出的活动，例如 trim、DAC code 和 mux 控制；SPI 外部边沿和时钟树可能继续切换。pending 更新等待安全窗口，新校准按协议拒绝或排队，不允许穿过采样窗口直接应用。

静默确认代表受控数字模块遵守契约，真实模拟噪声/settling 仍需要电路证据。降低切换也不自动消除电源、地或衬底耦合。

32：速率

总样本周期 3 μs，对应约 333.3 ksample/s；16 样本约 48 μs，另加每块 trim settling 与状态开销。响应握手、消费者速度和缓冲决定实际吞吐。

消费者暂停时保留数据、背压或按规格报告丢弃，不能静默覆盖。有限 id 的回绕安全依赖未决事务与 epoch 清理，而非仅将编号增大。

33：格式

signed16/F12：步长 2^−12，范围 [−8,8−2^−12]。−1.5→−6144，0.75→3072，最小码 −32768，最大码 32767。trim 是 unsigned8/F0，ADC 是 signed12/F0，平均输出 signed16/F0。

计算误差前扩展样本与 target 到足够位宽，再相减；目标范围不能因寄存器是 16 位就扩大到不可测量的范围。

34：舍入与饱和

−6144×3072=−18874368，F24 表示 −1.125，回 F12 为 −4608。3×3=9，在输出 F12 下应饱和到 32767 并标记。

ties-to-even：±1.5→±2，±2.5→±2。先扩宽后取绝对值，以免最小负数溢出；商/余数决定舍入，再恢复符号并按范围饱和。缩窄后再检查溢出已经太晚。

35：平均

16×(−2048)=−32768，16×2047=32752，signed16 的和足够。临时舍入和后续差分仍需更宽。16 个有效同版本样本才构成完整块，invalid/重复/旧数据不计入。

独立零均值噪声 σ=4，N=1/4/16 时 RMS 为 4/2/1 LSB；相关误差或偏置可能不降。平均不是校正测量器系统偏差的方法。

36：滤波与闭环

α=1/8 时理想极点 7/8，(7/8)^52 约为 0.00096。整数 1>>3=0 使小输入停滞；内部小数位可提高响应分辨率，但仍需检查量化误差/极限环。

完整数模环路还包含模拟 plant、采样、延迟和增益，因此不能仅凭数字滤波器极点判断闭环稳定。前台有限校准可先避免引入连续反馈稳定性问题。

37：搜索

默认模型 120+2(code−128)=0，解为 68。二分需要已知正单调关系和可达目标；无噪声区间 [0,255] 经最多八次对半可至相邻码，端点与确认另计。

若判据是测量误差 ±2，code=67/68/69 都可能合法。负增益需要反转方向并显式支持，零增益或非单调不应继续沿用正单调搜索。

38：误差

统计 RMS 与有界噪声不能混为一谈。测得误差 2 LSB、测量误差可能 ±1 LSB 时，真实误差最多可能为 3 LSB，还没包括其他系统误差。因此数字 success 的 ±2 测量阈值不等于真实模拟 ±2。

两块连续通过降低某些偶然误判，但没有噪声分布/相关性依据就不能声称确定置信度。最终预算还应包含 ADC 系统误差与 trim 分辨率。

39：有限 FSM

开始锁存 target/原 committed；每次候选改码使旧块失效并启动新的 settling/version；只有完整块作决策。busy-start 不覆盖快照，候选/手动/正常更新只有一个拥有者。

abort 停新请求并恢复或关断，旧响应通过 reset/drain 协议清理。每次等待有 watchdog，最多 16 块，总 CAL_MAX=100000 周期；不能用“算法通常八步”代替所有状态的有限退出证明。

40：成功与恢复

成功须最终两块合格并稳定；committed 保存已成功应用的码。取消/失败保存旧 committed，允许时恢复并等待稳定，电源/参考故障则关断并等待 rearm。

最后一个 trial 不是成功结果。温压变化后保留的数字码可能已失去校准效果，重新校准的条件和业务暂停需要另定义。

41：性质

可用性质：conversion→analog_ready；cal_busy→start 不被接受；accepted sample→匹配 id/version；code 改变→旧平均块作废；quiet→内部配置不切换；FAULT→无新转换；done→最终确认合格；committed 只在合法完成改变；W1C+新错→状态仍置位；等待超时→有限终止。

前台校准的活性需要模型响应按合同到来；不响应时要求 error/FAULT。程序监视器提供仿真检查，不能将它称为形式证明。

42：行为模型

独立模型延迟和状态防止 DUT 与参考共用 off-by-one。ADC 在 request 接受时记录 code/version，模拟 settling 中请求判 invalid，响应 payload 保持直到 ack。

model 可以使用整数/real，DUT 使用可综合定点逻辑。固定 seed 用于重放；模型没包含的晶体管、频谱、亚稳态和电源效应在未验证列表中明确。

43：边界与故障

优先覆盖 MIN/MAX 附近、正负/零误差、码端点、id/version 错误、噪声边界、故障与完成并发。增益非正、目标不可达、ADC invalid 应得到对应失败，不能要求所有参数都 success。

行为模型中的角扫描验证参数假设，不是实际工艺 PVT；数字多角库/寄生与模拟电路角分析分别提供物理证据。

44：集成证据

参考模型从合法 SPI 事务和已接受请求维护状态；以独立 plant/数值模型判结果，不复制二分实现。计数检查每个开始、样本、应用、完成和错误的次数。

源版本、参数、seed、命令、退出码、完成标记、结果目录必须可对应。第一课已有 PASS 只覆盖第一课，不能代替新的顶层回归和综合。

45：关钟与唤醒

timer、watchdog 或未决握手需要推进时不能关其时钟。使能保持数据不等于时钟树停止；ICG 需门控/测试检查。真正唤醒由持续工作域或专用结构负责。

WAIT_SAMPLE 状态关钟会使 response 无法被消费、watchdog 无法计时，形成死锁。先设计状态与唤醒条件，再分析平均功耗。

46：电源状态

隔离负责钳位，level shifter 负责电压兼容，retention 负责存 bit。掉电/恢复顺序依实际电路和库规则。保持 trim 不保证模拟响应还有效，ready 必须重新建立。

普通 RTL power_good 不是真实 power-aware 仿真。没有 UPF/库/工具证据时，完成的是 power intent 设计练习，不是低功耗签核。

47：测试模式

扫描移位可能使模拟控制码不停变化，需要测试专用保持/钳位或其他明确控制。reset/fault、test、calibration、normal 的拥有权和时钟优先级在模式表中固定。

数字 scan/ATPG 与模拟观测/激励分别设计。scan insertion、ATPG 和模拟测试未运行时不能据模式表宣布测试覆盖达标。

48：交付

流水化改变 valid、版本和 watchdog 延迟，必须更新验证与接口。最终解释至少一条实际映射路径和约束来源，列 max/min、CDC、模式、活动及物理数据依赖。

功能学习验收允许明确标注未执行的物理/AMS/UPF/DFT/形式阶段；工程签核需要各阶段自己的数据和结果。最终目标是能独立完成可审查的数字控制设计，并知道模拟/实现假设的边界。