专项六：低功耗、DFT 与实现交付（45–48）

本阶段连接数字控制与芯片实现要求。基础课程的 Liberty/LEF/RC 数据依赖继续适用，专用工具流程只有在可用且获授权时执行。

45：时钟使能、门控和唤醒

寄存器使能抑制数据更新，通常仍有 CK 切换；ICG 抑制下游时钟活动，但增加门控检查、测试控制和唤醒问题。先用使能证明功能，再按实际功耗和库能力决定门控。

允许关钟的条件至少包含：无未决请求/响应、无需要继续计时的 settling/watchdog、恢复路径可用、输出已达到规定保持状态。不能关掉等待 timer 的时钟后还期待 timer 自动结束。

唤醒来源必须到达持续工作的控制域，或使用专门可用的唤醒结构。被门控域本身的同步状态机无法在没有时钟时识别普通请求。

复用基础功耗式 P≈αCV²f，分别估计接口、计数器、运算和时钟树。quiet window 的目标是敏感时刻的活动约束，低功耗的目标是能量/平均功率，二者相关但并不等价。

画出 idle/sampling/calibrating/fault 的活动表，列出哪些计数器可保持。故意在 WAIT_SAMPLE 关钟，解释死锁。验收要求每个门控域都有时钟恢复与测试旁路方案；没有 ICG 数据时只做设计分析，不用普通 AND 门代替物理门控。

当部分数字/模拟域掉电，输出可能不再是合法逻辑电平。隔离将跨域信号钳位到接收电路需要的状态；level shifter 解决电压兼容；retention 保存指定状态；三者用途不同。

关闭流程概念上包含停止事务、输出安全、隔离、必要的保持、断电；上电包含电源恢复、复位/状态恢复、稳定检查、最后释放隔离。具体顺序和时间由工艺、电源控制及模拟电路确认，不能用一条通用模板当 signoff 规则。

retained trim 不一定仍是有效校准值：温度/电压改变、模拟状态丢失后可能需要重新测量。保存 bit 与保存模拟性能是不同问题。

UPF 表达 power intent，相关单元、power-aware 仿真和实现检查需要支持它的工具与库。普通 RTL 里把 power_good 拉低不会自动模拟真实掉电、X 传播或电平转换风险。

为常供电监督域和可关闭控制域写电源状态表，标隔离钳位、配置保持和恢复条件。验收要求掉电期间不会依赖已经失效的域来维持安全；软件可见 ready 与恢复过程一致。

scan 把可扫描触发器组织成移位链，以增强数字内部的可控性和可观测性；ATPG 利用故障模型生成测试。scan shift、capture 和功能模式有不同的时钟/控制条件，不能直接用功能仿真结果代替测试模式验证。

扫描移位可能不断改变原本连接模拟配置的寄存器。应定义测试时模拟输出由固定安全值、测试专用锁存或其他明确路径控制，避免无约束地切换开关阵列。测试的 clock override、reset、isolation 和 calibration ownership 要协同。

数字 DFT 不代替模拟测试。模拟模块的测试 mux、观测点、参考注入、校准旁路和测量通道需要独立规格，并评估对正常电路的寄生/噪声影响。

教学模式优先级可选 reset/fault→test_mode→calibration→normal；进入测试模式前停止功能事务，并明确定义退出后是否重新启动/校准。实际优先级必须满足安全和可测试性要求。

写 scan_shift、scan_capture、analog_test、calibration、normal 的输出/时钟表。注入模式切换与 commit 并发，检查拥有权。当前没有已运行的 scan insertion/ATPG 流程，理论验收不标记为 DFT 签核通过。

首先检查 RTL/定点/协议正确性，再综合和分析时序；具备配套数据后做放置、CTS、布线与提取。关键路径可能来自平均累加、signed 比较、状态译码、高扇出 enable 或输出负载，需要回到实际网表判断。

如果运算路径太长，可分周期或流水化，但控制器必须跟踪结果 valid、版本和新增延迟。不能只插入寄存器而不改请求/等待/超时协议。多角 setup/hold 和模式场景需与真实时钟、CDC、门控和测试设置对应。

评审检查功能规格、数模契约、算术误差、异常恢复、CDC、约束来源、模型覆盖、实现场景与未完成项。真实模拟 settling、毛刺、供电/衬底耦合和测试覆盖仍需各自证据。

完成本课程的主要学习门槛是：能独立实现并验证小型数模控制模块，解释电路与报告，明确何处需要模拟/工艺数据。学习门槛与流片签核是两个不同的验收层次。

按结课项目整理可复现证据包。若没有物理/UPF/DFT/形式/AMS 数据或工具，将这些项列为未执行；不要用已验证的 RTL/Genus 结果覆盖它们。答案见专项参考。