参数入口、实验记录与学习验收

这是待填写模板，讲义给出的数学核对不代表抽取器/系数已实现。实际参数未提供时使用教学案例，不推断真实 CT ΔΣ ADC 性能。

实际 ADC 参数入口

只有 f_mod、BW、位数也可先讨论架构。真实码流/波形不提交 Git；记录来源、版本、编码和必要的 hash。

每次实验模板

课次/日期：
输入类型（正弦/线性化NTF/离散调制器/真实码流）：
编码、FS、采样率、单位和模型假设：
运行前的频谱/时域预测：
各级R/L/相位、系数版本/hash：
W/F、舍入/饱和/模数：
N、窗、delta_f、PSD归一化、频带与排除规则：
预热/截取、数学相位、core流水延迟：
工具/源版本、参数/seed、命令：
结果、完成标记/退出码、产物位置：
原/量化系数/整数/RTL四层对照：
故障注入与恢复结果：
通过/未通过的指标和原因：
尚未验证的ADC/CDC/工艺条件：
自己的解释与疑问：

八课状态与产物

验收门槛

• 频谱单位和功率归一化正确，能解释OSR与抽取差别。
• 展示直接抽取造成折叠，以及后滤波无法恢复的反例。
• CIC增益、相位、启动和模溢出与独立参考一致。
• 每级抽取由实际输入PSD/image预算支持。
• 量化系数后的通带/阻带/延迟有实际数值。
• 正负极值、half-tie、饱和与位宽正确。
• RTL的data/seq/warm/sat/输出数和整数参考逐项一致。
• 新项目综合结构和timing意图/路径有解释。
• 真实ADC性能、CDC、物理/形式未执行项分开列出。

首次任务

阅读 总纲 与 DF01，先用纯正弦校验幅度/功率，再做 DF03 的折叠反例。完成数学/浮点实验后，再按前置课程推进定点与 RTL。