个人学习路线

目标：结合模拟 IC 与 CT ΔΣ 环路滤波器经验，能独立完成 ADC 周边控制、校准和数字处理模块。每次练习按“电路图 → 预测波形/数值 → RTL 或模型 → 独立检查 → 综合结构与时序解释”推进。

本页决定先学什么、何时进入支线；逐课目录见各总纲，当前实现与工具证据见进度摘要。课程编号保留，个人掌握程度由各学习记录验收。

当前起点

从第 01 课内的基础入门顺序开始：写出 8 位无符号与补码范围，画一个带 enable 和同步低有效复位的寄存器，再预测两个寄存器同沿更新的结果。

接着做 01、02：手画 A5/3C 一帧，标出八个采样点、首位提前有效、末尾 CS 保持与 done。写入基础学习记录，再与参考答案对照。工具已有 PASS 不自动通过个人验收。

顺序	学习内容与入口	通过后应能做到
1	01–06：同步 RTL 与 SPI Master	画 Q→组合逻辑→D，预测更新、解释完整帧，验证能发现注入错误
2	07–10：综合与 STA	解释映射网表、setup/hold 与 SDC 的接口、负载和 PVT 假设
3	11–15：Slave/CDC/原子配置 → 16–18：集成/FIFO → 23–24：配置项目	配置更新一致，事务接受/拒绝与复位恢复明确；APB 为可选扩展
4	25–28：上电/故障、29–32：采样 → 33–36：定点 → 37–40：校准、41–44：验证	分开验证上电、测量和平均，再完成测量/trim 控制器
5	DF01–DF08：ΔΣ 后级滤波	形成浮点→定点→RTL 的 CIC/FIR 抽取链，解释混叠、位宽和延迟
6	AD01–AD20：ADC 数字模块	完成 TI 样本重排与 offset/gain 校正，分析 skew/jitter 的适用条件

完整 01–48 阶段索引见控制总纲。

19–22 物理基础与 45–48 低功耗/DFT/交付随项目穿插。实际布局布线、寄生和多角验证等待配套物理/时序数据；理论学习可以继续。

上表给出重心顺序，不要求读完全部控制课程才开始滤波。完成公共基础后，优先把 ΔΣ 抽取滤波做成自己的完整项目，再深入 TI-ADC 校准；SAR 可作为较小的控制练习穿插。

支线	可以提前做	进入实现前需补齐	学习记录
DF	DF01–DF06 的数学/浮点预测可与基础课并行	01–10 同步 RTL/STA、33–35 定点；先冻结实际 ADC 参数	DF 参数与验收
AD	AD01–AD02 架构/SAR，AD09–AD14 失配与估计模型	TI 后端需 CDC/FIFO、定点和 STA；按逐课实验对照	AD 参数与验收
TD	重构、插值和失配的数学模型	公共基础与定点；先码交付/offset-gain，再加 DDS/插值	TD 参数与验收
AM	01–06 后做 AM01–AM03 的绑定、接口桥和 settling 预测	AM04 接 SAR，AM05 接 trim；AM06 优先接 DF，真实 AMS 运行先过环境清单	AM 参数与验收

AMS 随控制与转换器项目逐步加入。TD 与复杂后台校准后续展开；PLL/DLL、数字辅助 LDO、BIST 等见项目建议，当前只集中推进一个完整项目。

控制主线按每周 6–8 h 约 23–44 周。支线按项目需要选学，共用的定点、CDC、频谱与校准知识复用，预算不机械相加。每次约 60–90 分钟，先预测、再实验、最后解释；通过验收再推进。

基础与控制的记录分别在 01–24 学习表和 25–48 学习表。第一课固定为 50 MHz 系统时钟、默认 1 MHz SCLK、Mode 0、8 位、MSB first、内部单 clk；后续项目独立实现。