实验记录与学习验收

这是学习者填写的模板,不是已完成实验的证据。已有工具执行结果保存在 进度记录,学习完成状态在本表单独记录。

每节记录模板

复制此段用于一次练习;记录可以另存为 docs/learning_notes/ 下的 Markdown,不提交波形和报告正文。

节次/日期:
学习目标:
我的预测(运行前填写):
电路/时序推导:
源码版本与未提交改动:
工具、参数和命令:
实际观察/退出码/完成标记:
产物位置(results 目录):
与预测的差异及原因:
错误注入与恢复证据(如适用):
尚未验证的假设:
用自己的话回答:这一段 RTL 是什么电路?
下一步:

24 节学习状态

“通过”要求完成该节练习并解释原因,不因已有参考 RTL 通过测试而自动勾选。

节次 主题 理解/练习/证据 自己的疑问
01 规格与契约 未填写
02 波形推演 未填写
03 寄存器与赋值 未填写
04 分频与 FSM 未填写
05 复位与完成 未填写
06 验证与故障注入 未填写
07 Liberty 未填写
08 综合与优化 未填写
09 setup/hold 未填写
10 SDC 与 SPI 预算 未填写
11 Slave 架构 未填写
12 单比特 CDC 未填写
13 多位 mailbox 未填写
14 原子提交 未填写
15 复位与读回 未填写
16 模块与寄存器 未填写
17 FIFO 未填写
18 APB,选修实现 未填写
19 物理输入 未填写
20 CTS 未填写
21 寄生与修复 未填写
22 功耗与耦合 未填写
23 结课设计 未填写
24 评审与交付 未填写

第一阶段覆盖矩阵

用例 预测 实际结果/证据位置
A5 发送、3C 接收 MOSI 10100101,rx_data=3C
256 个 TX、独立 RX 每笔位序/数据正确
接受后改变 tx_data 原发送不变
busy-start 丢弃,无额外完成
中途复位 中止、不发 done、结果清零
复位后恢复 能接受新请求
D=1、3、25 各 258 完整交易
done 高一个 clk 周期
首位错误注入 MOSI 检查失败
精确恢复基线 sim→synth 通过,并检查报告

结课设计覆盖矩阵

类别 用例 期望
帧 0/1/23/24/25 个采样沿 仅合法 24 位事务有效
地址 合法/非法/RO 写/保留位 按地址表更新或报错
相位 外部边沿相位扫动 在声明窗口内无漏沿/位错
时间 最小高低宽度、CS/MOSI 窗口 满足规格时正确;违规有明确边界
提交 pending 中再次 commit 原快照保持,busy_reject
快照 commit 后改变 shadow active 应用旧快照
应用 safe_update 缺失/持续高 等待/下一合法边沿更新
同周期 新 commit 与旧应用 保守拒绝新提交
读回 读期间 active 更新 当前帧快照保持
状态 W1C 与新错误同周期 新错误优先
复位 帧/提交/等待/应用各阶段 中止、默认状态、恢复
完成 applied 宽度/次数 每次应用一次单周期脉冲

阶段门槛

  • 阶段一:独立画波形和电路;错误注入被发现;恢复验证通过。
  • 阶段二:解释网表;手算 setup/hold;约束来源清楚。
  • 阶段三:定义域、稳定窗口、mailbox 和复位;配置快照一致。
  • 阶段四:事务接受/拒绝明确;FIFO 边界正确;读懂 APB 等待。
  • 阶段五理论:完成数据审查及全部计算题。
  • 阶段五物理实验:具备配套数据,实际完成并保存实现证据。
  • 阶段六:独立验证的 RTL/综合证据完整;评审达到学习门槛。

首次学习任务

只读 01–06 讲义 的 01、02 两节,完成 A5/3C 波形记录。暂不修改代码。下一次讨论时带来三个答案:首位为什么不丢?rx_data 与 done 为什么不同时更新?CS 为何持续 8.5 μs?