AMS 共用模型接口与结课规格
本页把六课的隐含条件写成可实现契约。它描述待实现的自建实验，当前没有OA/testbench/AMS通过记录。总纲 · 操作 · 记录。
参数与编码基线
| 项目 | AM01/AM03 | AM02 | AM04 | AM05 | AM06 |
|---|---|---|---|---|---|
| core | 50 MHz | 受控数字脉冲 | 50 MHz | 50 MHz | A:49.152 MHz；B:100 MHz |
| 数据编码 | DAC unsigned8，2/256 V；测量unsigned10，2/1024 V，floor | 单bit 0/VDD，1 V标称 | SAR unsigned10，2/1024 V，floor | trim unsigned8；测量signed12，0.5 mV/LSB，RNE | A:bit→−1/+1；B:signed12，1/2048 V/LSB |
| 动态 | 10 kΩ/10 pF，rout0 | 10 kΩ/10 pF，rout1 kΩ | 首版与AM01同RC | 同RC，含1 V共模plant | A:明确定义CT反馈；B:250 ns门控时隙 |
| 复位 | 数字同步；C初态另定义 | 初态/迟滞/X规则明确 | held input/应答失效 | 不commit试探码，排空握手 | 数字/模拟状态各自指定 |
公式分母采用2^N，并非2^N−1。不同实验量程故意明确分开；模型复用需显式参数化，不能沿用默认scale或rounding。电压相对本地VSS，单端模型共模和差分比较器共模要分别检查。
每个模型的必填信息
源码版本、行为视图名、symbol端口/方向、端口域、电平参考、输入合法范围、编码、rout、边沿定义、动态延迟、采样与有效窗口、reset/initial、X/Z策略、限幅/噪声/随机种子、适用负载与频率、未建模项。
模拟行为模块与RTL分开：含real、模拟贡献、时间延迟或测量的部分不送入Genus。只有明确可综合的数字控制/数据通路才讨论DFF、组合逻辑、setup/hold和负载；纯RTL PASS不算形式等价或时序/模拟签核。
共用测量身份与握手
| 字段 | 意义 | 要求 |
|---|---|---|
| transaction_id | 本次请求身份 | 未完成/未排空期间不重用 |
| code_version/trial_id | 被测配置/试探身份 | 采样与响应一致，不能用最新code重贴标签 |
| sample_time | 真正取得模拟量的时刻 | 与valid发布时间分别记录 |
| data/valid | 已锁存测量与应答 | 无效不得消费；异步总线须保持直到确认 |
| error/reason | timeout、饱和、桥无效等 | 与有效0码区分 |
四相握手：发送方保持req与payload；接收方采样后保持valid/data/id；发送方确认消费并降req；接收方降valid后允许下一次。跨域控制同步、总线保持及复位恢复需要适配器与对应检查。AM04已有SAR RTL为简化同步接口，不直接满足上述全部身份字段；升级异步实验需新增适配层。
超时优先级分别记录：AM04现有SAR在valid与timeout同边沿时valid优先；AM05采用timeout优先。不悄悄修改现有模块来统一规则，测试按实际契约判断。
实验与参考的职责
数字检查器核对接受、拒绝、状态、样本数、identity、done/error、复位与恢复；数值参考独立解码/量化/平均/滤波；模拟参考核对节点、阈值、settling与连续时间响应。参考不得使用被测结果作为自己的期望输入，预期不能只来自同一份实现公式复制。
注入故障必须可定位：记录具体参数/视图变更、第一处失败及恢复基线结果。数值收敛不是物理误差容许量：前者通过改变求解设置检查，后者来自模型/规格预算。
结课项目：受控模拟校准平台
先以 AM05 为共同项目，用50 MHz FSM控制一个有明确增益、动态与观测量的模拟对象。提交以下材料：
- 顶层电路/域图、code-load/sample/response/commit时序；逐实例config绑定表与模型规格。
- 无噪声/有噪声收敛、两块验证证据、超时、取消、不可达、异常供电恢复条件。
- 独立整数/模拟参考、数值收敛对照；工具退出/完成阶段和每项实际结果。
- 至少一个模拟实例的逐块替换实验；缺PDK则提交替换接口与待运行计划，不能写已完成电路验证。
- 将同一验证方法接入AM06 A或B，提交样本台账、连续时间/数字谱口径和两类故障定位。
项目推进分三次里程碑：M1=AM01–03行为小系统；M2=AM04–05控制/测量；M3=选定AM06支线和一个可追溯替换。先完成小规模短tran，再增加长谱或晶体管复杂度。
真实转换器签核另需实际corner、寄生、时钟/参考模型、噪声/统计与性能规范。课程的教学RC、桥参数和数字停止标准不构成版图后或芯片指标保证。