Virtuoso AMS：模拟 IC 工程师的六课实验课程
目标是把你熟悉的模拟电路接到可解释、可验证的数字控制上：能说明某个 RTL 边沿为什么改变模拟节点、某次测量对应哪个配置，以及行为模型换成晶体管视图后结果为什么变化。课程独立使用 AM01–AM06，保留原第 01 课 SPI 与所有支线编号。
这是完整的学习与实验设计：讲义、操作步骤、计算题、参考答案、结课规格和个人记录已提供。自建模型源码、OA 库、testbench 和批处理回归尚待逐课实现，没有新的 AMS 运行结果。现有服务器的真实状态见 环境与排错。
进入课程之前
先完成基础课 01–06 中寄存器、非阻塞赋值、同步复位、计数器和小 FSM，能画出 SPI 一帧的时序；不需要先学完完整数字后端。你已掌握 RC、比较器、采样与 PVT，可直接做模拟部分的解析预测，但需补齐数字事务和有效窗口。
AM04 前读 SAR 基础，AM05 前读 测量/trim 项目契约。AM06 按支线准备 FIR/抽取/定点或交织 DAC 的重构知识。每课先写预测，再看答案，再实现；工具未就绪时可以完成计算、接口设计和独立数字验证。
课程与产物
| 课次 | 讲义 | 重点 | 必交产物 | 时间 |
|---|---|---|---|---|
| AM01 | 计数器→DAC→RC | config、层次绑定、两类时间机制 | 绑定表、混合波形、RC 数值表 | 8–12 h |
| AM02 | logic ↔ electrical | 阈值、供电、输出阻抗、边沿和 X/Z | 桥参数表、阈值时间、负载/供电对照 | 8–12 h |
| AM03 | settling 与采样 | code-load、等待、量化、有效应答 | 早/晚采样误差表、请求应答台账 | 8–12 h |
| AM04 | SAR 与视图替换 | trial/decision、比较有效窗口、电路替换 | 十次判决表、边界测试、替换差异表 | 12–18 h |
| AM05 | trim 校准闭环 | 可观测性、搜索、平均、timeout/恢复 | 收敛轨迹、失败矩阵、commit 记录 | 12–18 h |
| AM06 | 转换器联合验证 | CT ΔΣ 抽取或四路 DAC 重构 | 连续时间/码流证据与误差归因 | 16–24 h |
合计 64–96 小时，AM06 选一条支线；每周 6–8 小时约 8–16 周。首次安装、PDK 适配和大规模晶体管仿真不计入该预算。已有知识可以复用，不能用阅读进度代替实验掌握。
你需要建立的三个习惯
- 先画边界。 标出每个端口是 logic、electrical 还是测量数据，谁驱动、谁保持、参考哪个供电/地，哪些信号跨域。
- 先预测再运行。 数字预测接受边沿和 FSM 状态，模拟预测时间常数/阈值/误差；结合后才选择测量窗口。
- 逐块替换。 行为模型先建立可检查的参考，只替换一个模拟实例，确认接口、延迟、负载、PVT，再推进。
数字仿真的事件队列处理离散更新；模拟求解器解连续节点方程并控制误差。接口事件连接两者。数字时间精度决定事件能否区分，模拟 maxstep/容差决定连续轨迹的解析质量，二者不可互相替代。
推荐学习顺序
现在先完成 SPI 基础，再做 AM01–AM03，建立 AMS 操作和时序直觉。接 AM04 的小 SAR，用已有数字控制器理解比较器结果有效性；再做 AM05，把“等待足够时间”变成可退出、可恢复的控制流程。
结合你做过 CT ΔΣ 环路滤波器的背景，AM06 首选支线 A：先验证采样码流和滤波接口，再把自己的环路模型接入。支线 B 放在后续交织 DAC 课程中复用，避免同时铺开两个大项目。
共用资料与验收
- 环境准备与分阶段排错：工具前提、Virtuoso 操作、日志和数值收敛。
- 模型、接口与结课规格：编码、时间、请求身份、复位和结果定义。
- 六课参考答案：计算结果、典型故障和判断依据。
- 参数表与个人学习记录：每次实验保存预测、实际结果和解释。
- 官方文档入口、官方教程尝试记录、工具栈评估。
通过标准是：你能解释绑定和接口、预测主要波形、用独立参考发现注入错误，并区分数字协议、模型假设、数值求解及真实模拟非理想。未跑的实验写“待运行”，失败写实际阶段；OA 可读、编译成功和仿真通过分别记录。
第一个作业：打开 AM01，画 counter/DAC/R/C 的端口图，手算 0→128 的终值与 100/500 ns 电压，填绑定表。完成这些，再按环境清单建立最小 testbench。